将脏缓存线写入下一级缓存的RISC-V指令

Question

是否有任何RISC-V指令将脏缓存线写回下一级缓存或主内存，如x86中的clwb或ARMv8-A中的
cvac？

我想确保致力于非易失性持久内存。

我的意图是将下面提到的ARMv8_A代码用于RISC-V，并在Gem5中执行它。

#代码

#include <stdio.h>
#include <stdlib.h>
#include <time.h>
#include <unistd.h>
#include <stdint.h>
void clean_invalidate(uint64_t addr){
uint64_t ctr_el0 = 0;
if(ctr_el0 == 0)
asm volatile("mrs %0, ctr_el0":"=r"(ctr_el0)::);
const size_t dcache_line_size = 4 << ((ctr_el0 >>16)&15);
addr = addr & ~(dcache_line_size - 1);
asm volatile("dc cvau, %0"::"r"(addr):);
}

int main(){
int a[1000];
int index = 0;
uint64_t addr = 0;
double time_spend = 0.0;
clock_t begin = clock();
for(int i=0;i<100;i++){
index = rand()%1000;
a[index] = index;
addr = (uint64_t)(&a[index]);
asm volatile("dsb ish");
clean_invalidate(addr);
asm volatile("dsb ish");
int b = a[index];
}
clock_t end = clock();
time_spend = (double)(end-begin)/CLOCKS_PER_SEC;
printf("Time:%fn",time_spend);
return 0;
}

Answer 1

否，最新版本的RISC-V不支持数据缓存行刷新指令(甚至不支持不可缓存的写入(。

在你在评论中链接到的演示中，这个人只是建议对RISC-V进行必要的更改，以支持持久记忆。此人不隶属于RISC-V组织。官方表示，没有迹象表明任何此类指示将很快添加到ISA中。

您可以在gem5模拟器中自己实现clwb(可能还有sfence(，或者切换到已经支持持久内存的ISA。