小贝子编程

在Riviera PRO中，如果任何断言失败，我如何返回非零退出代码



如果我的任何一个SystemVerilog断言在模拟过程中失败，我正试图让Riviera PRO返回非零退出代码。但我似乎不知道如何从命令行或Tcl脚本中获得它。

有人知道怎么做吗？

不要将模拟器的退出代码与模拟状态（通过/失败）混淆。对于我所知道的所有模拟器，非零退出代码只意味着运行可执行文件时出现问题（编译错误、内存不足等）。通常通过解析日志文件来确定模拟运行是否通过。

相关内容

最新更新


热门标签：

javascript python java c# php android html jquery c++ css ios sql mysql arrays asp.net json python-3.x ruby-on-rails .net sql-server django objective-c excel regex ruby linux ajax iphone xml vba spring asp.net-mvc database wordpress string postgresql wpf windows xcode bash git oracle list vb.net multithreading eclipse algorithm macos powershell visual-studio image forms numpy scala function api selenium