我来自SW世界,最近我开始在VHDL中创建FPGA设计。我读过block
并发语句及其主要用途,如组织架构,分组并发代码和保护信号,这是不推荐的。
但这是实现相同功能的许多可能性之一。例如,我已经实现了一个CRC帧检查与VHDL功能。它有一个比特值输入,并返回一个寄存器,其中包含所有比特输入的累积CRC值。
我认为同样的功能可以用block
实现。资源利用的最佳选择是什么?什么时候用block
,什么时候不用?实现block
的最佳情况是什么?
谢谢,
什么是资源利用的最佳选择?
在资源利用率方面,有或没有block
应该没有区别。这假定您正在创建相同的逻辑。
你什么时候会使用block
,什么时候不会?
与软件类似,您想要使用block
语句的唯一原因是当您想要限制代码部分中使用的变量的范围时。在大型设计中,信号可以在同一区域声明和使用,这可以显著提高代码的可读性。
我不建议任何人在小型设计中使用block
语句,或者在组件实例化更合适的地方。