我正在阅读Euiseong Seo等人的"多核处理器上实时任务的节能调度"(2008，doi：10.1109/TPDS.2008.104，PDF)。在某个时候，他们指出具有单个时钟域的多核架构是最常见的。现在还是这样吗？
现代处理器(和 SoC)通常具有多个时钟域。 例如，AMD的Phenom(2007)"将允许单个内核请求不同的时钟速度"，IBM的POWER7(2010)为每个内核切片提供了一个数字锁相环(Charles R. Lefurgy等人，"POWER7中定时保护带的主动管理以节省能源"，图1，PDF)，SPARC T3具有"六个时钟和四个电压域"(维基百科引用了Jinuk Luke Shin等人的"A 40nm 16核128线程CMTSPARC SoC 处理器";这不提供每核时钟控制)，英特尔的 Silvermont 为每个模块提供一个 PLL(一对内核共享一个 L2 [参见 David Kanter 的"Silvermont，英特尔的低功耗架构")。快速搜索似乎表明，主流英特尔处理器不支持不同内核的不同频率，尽管它们实现了不同的时钟域(例如，L3 缓存和环形互连以及具有单独时钟的内核，允许 L3 全速侦听(例如，由 GPU)，而不会强制内核全速运行)。
具有异构多核(例如，ARM的大。LITTLE)，如果期望不同的内核同时运行，则几乎需要不同的时钟域(不同的内核微架构通常具有不同的频率范围)。