IEEE 754 在英特尔 I7 芯片上的双重操作之间的成本有多高

Question

例如，我想要估算一下，与英特尔处理器上的 IEEE 754 加法相比，除法的成本要高出多少。我需要它来估计哪些操作可以在特定的内部循环中带来更快的性能。

Answer 1

摘自英特尔 64 和 IA-32 架构优化参考手册，第 14-14 页和第 14-15 页，

• ADDSD的延迟为 5 个周期，吞吐量为 1/周期。

• DIVSD 的延迟为 62 个周期，吞吐量为 1/61 个周期。

因此，如果您的代码存在棘手的数据依赖问题，加法比除法快约 12 倍。 但是，通过仔细优化，您可以使加法比除法快 61 倍。 其他因素可能会使差距更大。