我在ISE Project Navigator 2013中编写并模拟了Verilog代码。这是一个描述片上网络路由器、缓冲区和链路的RTL模型。
- 哪个设备更适合合成和实施?
- 如何使用ISE项目导航器获得静态和动态功耗、数据包传输延迟、面积和其他表示网络性能的因素?
这个问题是非常开放的，所以我将尽可能提供一个一般的答案。
现在您已经说过您在ISE中拥有NOC路由器的代码。这意味着你或设计师对内部逻辑/系统必须运行的频率有一个粗略的概念。您的目标设备的最大时钟树频率，然后将是您需要检查的关键参数之一。如果您的设计运行在150-200 MHz左右，并且适当地流水线(小复用器，流水线阶段之间的逻辑不超过2-3级)，那么几乎任何目前可用的Xilinx和Altera设备系列都应该是合适的。
下一个重要的考虑是外部连接。您的设计是否需要与外部设备进行高速串行连接?如果是这样，那么您需要选择内置高速SERDES ip的设备。这会限制你对设备的选择。
另一个要考虑的因素是与外部SDRAM或RLDRAM的接口。如果你的设计需要与这样的外部设备接口，那么你需要选择一个通过软核或大功能(Altera)或硬IP块支持的设备。
最后，您需要查看您的逻辑利用率。你想选择一个足够大的设备来满足你的要求，除非你的设计是一个更大项目的一部分，并且有一些模块将在以后设计，并将与你的NOC一起。您将不得不对设计所需的LEs/lut数量进行粗略猜测，并选择比该数量大50%的设备。然后，您可以运行一个试验综合运行，并检查您的估计是否正确。如果它们是，并且您的设备利用率低于50%，则可以根据需要使用较小的设备。
还有一些其他的考虑因素，如IOs的数量，PLL/Clock管理器的存在，可能会影响你的设备选择