我是SystemVerilog编程的初学者。我有一个名为"input.in"的文件，它有大约 32 位数据。该值仅存在于文件的一行中。 从测试平台发送的数据必须拆分为一个数组或4个变量，每个变量仅包含8位输入。请。有人帮我:(
{>>{a，b，c，d}} = var_32_bit ;//a，b，c，d 是 8 位变量。 var_32_bit 是一个 32 位大小的数组或 32 位变量。{位 a[] 或位 [31：0]}
这是你需要的吗？
javascript python java c# php android html jquery c++ css ios sql mysql arrays asp.net json python-3.x ruby-on-rails .net sql-server django objective-c excel regex ruby linux ajax iphone xml vba spring asp.net-mvc database wordpress string postgresql wpf windows xcode bash git oracle list vb.net multithreading eclipse algorithm macos powershell visual-studio image forms numpy scala function api selenium