在ModelSim中使用测试台而不是".do"文件的优势是什么？
".do"文件允许我强制检查端口。测试台似乎也在做同样的事情。那么，为什么要使用测试台而不是".do"文件呢？
谢谢！
强制端口是驱动设计的一种非常简单的方法。它的主要目的是覆盖HDL中已经生成的内容(如故障注入(，但可以用于驱动UUT。
使用force的问题在于，您只能提供非常简单的测试用例。当你需要开始编写自检测试台、BFM(总线功能模型(、随机化、覆盖率时，TCL的Force就没有多大用处了。
例如，您有一个接口，它具有某种行为来写入一个字节的数据。我知道我宁愿写HDL:
send_byte(x"AB", some_if);
而不是
force some_if 0 10ns, 1 20 ns, 0 30ns ....... etc
过程调用对另一个读取器更有意义，并且可以很容易地重复使用以发送许多字节和在许多测试中。
除了@Tricky的答案外，"do"文件将特定于您正在使用的实际模拟器。用VHDL编写的测试台将在任何VHDL模拟器上运行。