这些aarch64内部有对齐要求吗



core::arch::aarch64函数vld1q_u8vst1q_u8是否有对齐要求?文档中没有提到任何内容,但文档也非常稀疏,所以我想知道是否有一个没有文档。我不知道如何从ARM文档中找出是否存在任何此类要求。

vld1q_xxx/vst1q_xxx是SIMDvld1/vst1指令的包装器。

有关详细信息,请参阅armv8文档vld1

但很快,地址应该和元素大小对齐,在读取字节的情况下,它是1个字节。在16b数据、2字节等的情况下

所以经验法则遵循元素大小对齐。

附带说明一下,vld/vst支持未对齐的访问,但可能会被系统禁用。请参阅SCTLR寄存器。

最新更新