在Nexys-A7-100T FPGA上实现裸金属RISC-V



我最近开始了一个项目,我必须在Nexys A7 100T FPGA板上实现一个裸金属RISC-V处理器,并在上面运行一个简单的hello-world代码。

然而,我对RISC-V有点陌生,一直在努力开始裸金属实现。我已经成功地使用Xilinx首席工程师Eugene Tarassov的Github存储库将运行在Debian Linux上的RISC-V实现到了板上,但这显然不符合项目规范,因为它不是裸机。

运行Debian Linux的FPGA RISC-V SoC:https://github.com/eugene-tarassov/vivado-risc-v#readme

我非常感谢任何有助于这个项目的书籍、在线资源、教程或指导。感谢

为了亲自检查以下github资源:

  • Rudi-RV32I
  • Picorv32
  • RISC-V类微控制器SoC(VHDL(
  • Nexys A7端口
  • "你好世界"示例程序
  • RISCV正式版

由于您要求在线资源,请检查以下一些链接:

  • RISCV规范
  • RISCV技术论坛
  • RISCV技术维基
  • RISCV大学资源
  • 30分钟内从定制CPU到Hello World
  • RISCV出版物

书籍

  • RISC-V阅读器:一个开放的体系结构图集
  • RISC-V汇编语言

一个通用RISCV存档数字页面:

  • RISCV档案

相关内容

  • 没有找到相关文章

最新更新