当使用Icarus模拟verilog输出时，是否有方法在模拟中包含FPGA硬件功能，如RAM

Question

我是FPGA的新手，刚开始使用ICE40UP5K芯片的破冰板。我的目标是制作一个LED显示驱动器，驱动类似于流行显示模块上使用的HUB75的东西。

我已经能够模拟波形生成，并使用这里的教程在GtkWave中查看它：https://brng.dev/blog/technical/tutorial/2019/05/11/icarus_gtkwave/

我接下来的步骤包括使用ICE40UP5K内部的RAM库。有没有办法在我的模拟中包括这个RAM的存在？

Answer 1

当然，Yosys中包含一个模拟ICE40细胞库：https://github.com/YosysHQ/yosys/blob/master/techlibs/ice40/cells_sim.v