c-Makefile自动调用"yacc"

Question

嗨，我有一个这样的makefile：

# Variables =====================================================================================
PHONY           = 
proj            = 
ALL_FILES   := $(filter $(proj).%,$(shell ls | grep "^$(proj).[a-z]*$$"))
LEX_FILE    := $(filter %.l, $(ALL_FILES))
BISON_FILE  := $(filter %.y, $(ALL_FILES))
C_FILE      := $(filter %.c, $(ALL_FILES))
H_FILE      := $(filter %.h, $(ALL_FILES))
BISON_OUT_H := $(subst .y,.tab.h,$(BISON_FILE)) 
BISON_OUT_C := $(subst .y,.tab.c,$(BISON_FILE))
BISON_OUT   := $(BISON_OUT_C) $(BISON_OUT_H)
LEX_OUT     := $(subst .l,.yy.c,$(LEX_FILE))
LEX_TRG     := $(LEX_FILE)
LEX_DEP     := $(LEX_FILE) $(BISON_OUT_H)
GCC_TRG     := $(BISON_OUT_C) $(LEX_OUT) $(C_FILE) 
GCC_DEP     := $(GCC_TRG) $(H_FILE) $(BISON_OUT_H)

CFLAGS      = -g
test:
@echo $(proj)
@echo $(ALL_FILES)
@echo $(LEX_FILE)
@echo $(BISON_FILE)
@echo $(C_FILE)
@echo $(BISON_OUT_C)
@echo $(LEX_OUT)
@echo $(GCC_TRG)
@echo $(GCC_DEP)
# Flex ==========================================================================================
$(LEX_OUT):$(LEX_DEP)
ifneq (,$(LEX_TRG))
flex --outfile=$@ $(LEX_TRG)
endif
# Bison =========================================================================================
$(BISON_OUT):$(BISON_FILE)
ifneq (,$(BISON_FILE))
bison -d $<
endif
# Run ===========================================================================================
$(proj).out:$(GCC_DEP)
ifneq (,$(GCC_TRG))
gcc $(CFLAGS) $(GCC_TRG) -o $@
endif
run:$(proj).out
./$<
run_lex:$(proj).out
@echo "Please type in file names: "; 
read file; 
./$< $$file
PHONY += run run_wc run_lex
# Clean =========================================================================================
clean:
-rm *.out *.lex *.yy.c *.tab.h *.tab.c *.s
cleansp:
-rm $(proj).out $(proj).lex $(BISON_OUT) $(LEX_OUT)
PHONY += clean cleansp
# GitHub ========================================================================================
commit: clean
git add -A
@echo "Please type in commit comment: "; 
read comment; 
git commit -m"$$comment"
sync: commit 
git push -u origin master
PHONY += commit sync
# PHONY =========================================================================================
.PHONY: $(PHONY)

在当前文件夹中，我有

[shore@shore-82b6 flex-bison]$ ls
calc2.c  calc2.h  calc2.l  calc2.tab.c  calc2.tab.h  calc2.y  calc2.yy.c  calc.l  calc.y  ccr.l  lc.l  makefile  Note.md  samples  st.l  wc.l

让我困惑的是，当我运行make run proj=calc2时，如果calc.y发生了更改，那么make文件将运行额外的指令并输出到calc.c。以下是外壳输出：

[shore@shore-82b6 flex-bison]$ make run proj=calc2
bison -d calc2.y
flex --outfile=calc2.yy.c calc2.l
yacc  calc2.y 
mv -f y.tab.c calc2.c
calc2.yy.c calc2.tab.c calc2.c

请注意，只有更改calc.y时才会发生这种情况。

那么，我应该如何解决这个问题，并让makefile运行假定在我的makefile中的指令。

Answer 1

您正被make的一个内置规则所困扰：

%.c: %.y
#  recipe to execute (built-in):
$(YACC.y) $<
mv -f y.tab.c $@

这说，"；如果我有一个文件foo.y，并且我想构建一个文件foo.c，下面是如何做到的；。这是构建yacc文件的常规命名约定。

在您的情况下，您有一个文件calc2.y，它是yacc文件，另一个文件calc2.c，它是普通源文件，但make不知道它是普通的源文件。

如果你想让你的calc2.y不与calc2.c相关，而让calc2.y只与calc2.tab.c相关，你必须取消内置规则，声明它而不包含任何这样的配方：

%.c: %.y