X, Y, Z, T是不同的工作。例,X =多路复用器(…)
if ( empty1 )
if ( empty2 )
if ( empty3 )
if ( empty4 )
// Do nothing
else
X
else
Y
else
Z
else
T
编辑:emptyA是一个数字1或0,并且a是集合{1,2,3,4}中的成员
如何重写该程序段以获得最小比较成本
您有Verilog/HDL标签,所以假设这是用于可合成逻辑:
//This may be more readable
wire [3:0] empties = {empty4,empty3,empty2,empty1};
casex (empties)
4'xxx0: blah = T;
4'xx01: blah = Z;
4'x011: blah = Y;
4'0111: blah = X;
default: blah = something_else; //Shouldn't do nothing
endcase
逻辑成本将取决于其他因素,而不仅仅是这段代码。
if(!empty1)
T
else if (!empty2)
Z
else if (!empty3)
Y
else if (!empty4)
X
不能减少比较,因为如果在所有情况下返回值都为false,则会执行一个操作。